新手求教PLL

2019-03-25 09:49发布

站内问答 / FPGA
4288 2 922
我用的是一款开发板，器件型号是Cyclone II: EP2C5Q208C8，PLL从外部引脚输入30M时钟，输出三个时钟分别设置为30M，120M，180M，PLL工作模式：Normal，三个输出时钟相位偏移都是0。
使用Signaltap观察时，采样时钟120M，发现输出的30M时钟相对输入PLL的30M时钟相位偏移了90度,，正常情况下相位偏移不该是0吗？求各位大虾解答 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
fpgalenr
2019-03-25 19:57
顶顶。。。

一周热门 更多>

相关问题