verliog高手进

2019-03-25 09:50发布

站内问答 / FPGA
4774 7 1652
定义如下
wire[8:0] dout;
reg[287:0] u;
reg[4:0] a;

在某个状态里a<=u[dout];
求问这个a<=u[dout];是什么意思？

***a【i】《=u【dout】 [ 本帖最后由 zcspring 于 2011-12-1 19:17 编辑 ] 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。