Verilog中变量的物理数据分为线型（wire、wand、wor等）和寄存器型（reg），其中reg相当于存储单元，wire相当于物理连线。

Wire表示直通，即只要是输入有变化，输出马上无条件的反映出来，而reg型数据一定要有触发，输出才会反映输入。