蜂鸣器 不响 为什么

2019-03-25 09:53发布

站内问答 / FPGA
14176 7 1246
module fp_verilog(clk,reset_n,fm);
input clk,reset_n;
output fm;
reg fm;
reg [19:0] counter;
always@(posedge clk or negedge reset_n)
  if(!reset_n)
  counter<=20'b0;
  else
       begin
       if(counter[19])
       begin
            fm<=1'b1;counter<=20'b0;
       end
       else
             begin
             fm<=1'b0;counter<=counter+1'b1;
             end
       end
endmodule 我的板子的蜂鸣器是电磁式 的  这个代码驱动带不起来  高手指点一下 为什么 怎么样才能响 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
leomeng
2019-03-25 18:52

module fp_verilog(clk,reset_n,fm);

 input clk,reset_n;

 output fm;

 reg [19:0] counter;

 reg h;

 

 always@(posedge clk or negedge reset_n)

if(!reset_n)

counter<=5'h00000;

else

counter<=counter+1;

 

always @(posedge clk or negedge reset_n)

 if(!reset_n)

h<=1'b0;

else

if(counter==5'hfffff)

 h<=~h;

 

assign fm=h;

endmodule

 

 

代码这样写是不是 脉冲宽度就大了 而且也是 方波现在学习感觉太艰难了 遇到很多不会的问题 自己会上网查 然后到这里来问 FPGA 只是一个工具 要想做电子工程师 模拟 数字 以及微机原理 计算机结构 通信知识 接口知识 等等 需要看的东西太多了 您作为一个过来者 能给点建议 什么的 ，因为需要看的东西太多了 要是盲目的去看 或者 急于求成 可能会是事倍功半的效果 也很可能走入误区

[ 本帖最后由 leomeng 于 2011-11-12 13:35 编辑 ]

一周热门 更多>

相关问题