cycloneIII EP3C5E144C8N 中时钟的问题

2019-03-25 09:57发布

这个芯片有8个时钟引脚clk[7..0],我想输入一个时钟到pll,然后引出一个输出的时钟引脚到到DAC,时钟的输入引脚打算选clk[0],输出打算选clk[4] 行吗???还有不用的其他的时钟引脚是悬空,还是接地,接地的话要通过电阻吗,要的话电阻是多大了,还有EP3C5E和DAC可以直接相连吗,如果不可以那应该怎么连接,请高手指导下,不胜感激!!!!!!!!!! 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
5条回答
eeleader
2019-03-25 18:27

我来回答楼主的问题:

  楼主时钟输入输出选择(对时钟而言)不受限制的。不用时钟的引脚,建议接地(10K电阻)

  CYCLONE系列电阻的IO支持(TTL或CMOS电平),应该可以与DAC直接相连。根据DAC不同电平形式,指定CYCLONE的IO电平形式。

一周热门 更多>