各位大侠们，这是我第一次在论坛发帖，我接触FPGA才一个月，感觉入门容易，往深里学好难啊，
求助！！！
在用FPGA（用的是Spartan6)中得Block
RAM制作
FIFO存储器时，FIFO的读写
时钟周期是不是固定的？也就是说是由硬件定好了？
如果不是，是由
软件进行设置么？ps：比如说我手里有2Mb大小的FIFO，如果想接受160Mbps的32位
数据流，再不用到SDRAM条件下，通过设置FIFO的读写时钟周期是不是可以实现？我网上查了好多资料，解决不了啊，求高人指点，不胜感激~~~
此帖出自
小平头技术问答
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 shenqizhiren 的问题《Spartan6的Block RAM制作FIFO时钟问题》','https://www.xiaopingtou.net/q-15838.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
一周热门 更多>