一个小问题

2019-03-25 09:59发布

站内问答 / FPGA
7361 4 1332
module compare(out,a,b); input [7:0] a,b; output out; reg out; always @(a or b) begin if(a>b) out=1; else out=0; endendmodule
此处若缺省else语句会出现什么逻辑？是不是会产生不定态？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
超自然
2019-03-25 18:02
也就是说一直保持1值？

一周热门 更多>

相关问题