fpga dds生成信号过DAC的问题

2019-03-25 10:00发布

站内问答 / FPGA
10192 5 1290
最近刚学fpga 用dds生成信号 在频谱仪上观察，遇到如下问题。
当生成信号15m-16m频段内的时候，信号稳定。
但是除了这个频率以外的不管是6m 10m 18m等等 都会有旁瓣的抖动 而且比较明显。
程序检查无误， 用chipscope抓出没有过dac的信号看都是正确的。 但是输出以后就有问题了。
我用的是v5的版子 da是AD9772  工作时钟是62m   求解答 谢谢了。。。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
hjamyp
2019-03-25 20:18
你可以D/A的时钟信号的频率来试一下。

一周热门 更多>

相关问题