verilog中得memory型变量的综合

2019-03-25 10:08发布

站内问答 / FPGA
3002 3 1776
为什么我定义了memory型变量，但是代码综合出来的感觉占用的还是逻辑单元，不是片内存储器呢，环境是quartus。
神奇了，汗！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
00750
2019-03-25 18:02
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题