同样的主频,低晶振高倍频还是高晶振低倍频?

2020-01-01 17:45发布

本帖最后由 金 {MOD}大元宝 于 2017-1-3 12:53 编辑

以STM32F407为例,如果我要配置主频168M,,

两种配置方式,一种晶振8M,PLL倍频21。

另外一种是晶振24M,PLL倍频7。

那种主频的稳定性更好?


25M配置

  1. *-----------------------------------------------------------------------------
  2.   *        HSE Frequency(Hz)                      | 25000000
  3.   *-----------------------------------------------------------------------------
  4.   *        PLL_M                                  | 25
  5.   *-----------------------------------------------------------------------------
  6.   *        PLL_N                                  | 336
  7.   *-----------------------------------------------------------------------------
复制代码


8M配置

  1. *-----------------------------------------------------------------------------
  2.   *        HSE Frequency(Hz)                      | 8000000
  3.   *-----------------------------------------------------------------------------
  4.   *        PLL_M                                  | 8
  5.   *-----------------------------------------------------------------------------
  6.   *        PLL_N                                  | 336
  7.   *-----------------------------------------------------------------------------
复制代码
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
18条回答
ibmx311
2020-01-03 08:11
都单片机了,还管什么相噪
就算是对相噪敏感(我想不出来什么玩意对相噪敏感)10M的晶振和20M的晶振一般相噪也会差6db
使用更高的频率我的理解是因为26M的TCXO量大便宜,所以我F4一直用26M的TCXO
如果用单个的晶体,低频率的抗震动性能会好一点。对于要经历震动冲击测试的会有点心里安慰。
时钟信号进了mcu以后,也是必然会遵循20logN的铁打公式,高低频晶振最后出来的相噪差别不大
只不过,你要是用于通讯设备,里面PLL又是分频又是倍频的,有的时候会影响外围敏感的通讯接收设备,可能要选择一种合适的晶振频率
除此之外,我也想不出来有什么明显的不同了。

一周热门 更多>