CPLD与CPU通信问题

2019-03-25 10:14发布

需要用Altera的一款CPLD来进行IO扩展与CPU进行通信,CPLD内部逻辑比较简单,基本是组合逻辑,现在的问题是怎样确定CPU和CPLD的最快通信时间?CPU的地址线、数据线、控制线之间的延时怎样确定?说得具体一点:比如CPU的写控制线WR上升沿的时候,往CPLD写数据有效,那我怎么知道WR控制线与数据线之间的时序关系(延时)? 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。