请教，如何求两个周期脉冲的时间差

2019-03-25 10:14发布

站内问答 / FPGA
3328 12 1436
有两个周期脉冲信号a和b，a的频率为1Hz，b频率为100Hz，a与b没有同步关系，现在要求a上升沿到a上升沿之后的第一个b上升沿的时间差，可以借助时钟信号clk--20MHz 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
12条回答
ppc68
2019-03-25 15:53
楼上的意思是用计数实现么？那怎么保证是在b的第一个上升沿呢？

一周热门 更多>

相关问题