引脚输出不是期望的

2019-03-25 10:17发布

站内问答 / FPGA
13739 2 1005
程序中用 assign rd_n=1;进行付值,但在器件管脚出用示波器测量为0, 望得到高手指点. 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
110500623
2019-03-25 14:19
< / 能否说细点，比如代码是否有问题，如果就这么一句话肯定有问题的啊

一周热门 更多>

相关问题