ST资料中关于“VDD_FT”的描述是不严肃的

2020-01-04 18:47发布

我的“关于5V容忍电压的实验”:
0. 实验芯片:STM32F101C6T6A。
1. 置PB6于OG输出模式。
2. 5V容忍脚(选PB6)串接12K电阻到“外接电压”。
3. “外接电压”=8.00V,VPB6在输出1,0时,分别为7.92V和0.02V。
4. “外接电压”=5.50V,VPB6在输出1,0时,分别为5.50V和0.02V。
5. 5V容忍脚(选PB6)串接200欧姆电阻到“外接电压”。
6. “外接电压”=5.50V,VPB6在输出1,0时,分别为5.50V和0.66V。

结论:ST资料中关于“VDD_FT”的描述是不严肃的。

关于这个问题的讨论已经1年半了。
刚发的帖子“__STM32__,关于开漏输出,是否已有结论? ”又得不到回应。很不高兴。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
56条回答
__STM32__
2020-01-05 17:14
“实际上,你不应该在超出允许范围的工作条件下使用该产品。”

这不是指责,这是常识、是忠告。


该引脚内部电路对异常电压的耐受程度,与芯片生产时的条件有关,但我们保证5V没有问题,其它所有异常情况都不能保证。要知道,芯片的特性参数一定是留有余量的,任何一个半导体厂商都不可能告诉你他留有多少余量,因为这是一个不确定值,或者说具有一个分布特性。我们能告诉你的仅仅是,在允许范围的工作条件下使用该产品,芯片的功能正常并且不会损坏。

例如:手册上说STM32的供电电压是2.0V~3.6V,极限供电电压不能超过4V,这不是说你提供4.1V电压,芯片一定损坏,但你也不能说某次试验芯片可以忍受5V供电,就认为该产品所有芯片都可以忍受5V供电。引脚的5V容忍这个特性,也是一个道理。

一周热门 更多>