STM32

ST资料中关于“VDD_FT”的描述是不严肃的

2020-01-04 18:47发布

站内问答 / STM32/STM8
3732 56 56
我的“关于5V容忍电压的实验”：
0. 实验芯片：STM32F101C6T6A。
1. 置PB6于OG输出模式。
2. 5V容忍脚（选PB6）串接12K电阻到“外接电压”。
3. “外接电压”=8.00V，VPB6在输出1，0时，分别为7.92V和0.02V。
4. “外接电压”=5.50V，VPB6在输出1，0时，分别为5.50V和0.02V。
5. 5V容忍脚（选PB6）串接200欧姆电阻到“外接电压”。
6. “外接电压”=5.50V，VPB6在输出1，0时，分别为5.50V和0.66V。

结论：ST资料中关于“VDD_FT”的描述是不严肃的。

关于这个问题的讨论已经1年半了。
刚发的帖子“__STM32__，关于开漏输出，是否已有结论？ ”又得不到回应。很不高兴。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
56条回答
gzhuli
2020-01-07 16:01
既然出现了VDD_FT且有钳位二极管连到此端，即使不能保证参数一致，还是应该在电气特性里标注个范围的，例如5.5~8V之间，并且注明能承受的灌电流，这才是比较严谨的。

不应该超出手册参数设计产品，这个大家都懂，但很多情况我们还是会依赖芯片本身的一些机制去简化外部电路设计的。
例如3.3V和5V系统的连接，一般都是用一个电阻就OK了，这样对于3.3V系统是超出了IO容忍电压的，但由于有内部钳位二极管，一般不会有大问题。
如果VDD_FT大概范围是多少没有，能承受的灌电流没有，那设计电路时如果有高于5V的电压，是不是必须要外接稳压二极管防止过压？接多大的电阻芯片就能承受？这个答案只能自己实验了。

一周热门 更多>