请问编译码之间的噪声信道该怎么加？

2019-03-25 10:23发布

站内问答 / FPGA
7350 2 1331
基于VHDL语言的汉明码编译码器的设计中，涉及到纠错项，所以想加个噪声信道，该怎么加呢？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
十一月下雨
2019-03-25 19:50
谢谢了，目前我就是故意破坏源码，检验了一下，能正确译码了。请问你对FPGA了解吗？我还有一些其他的问题解决不了，或者能不能推荐几有关的主页呢？

一周热门 更多>

相关问题