夏老师书中的一个语句疑惑-walkerinsky的回答

夏老师书中的一个语句疑惑

2019-03-25 10:27发布

3429 3

always@(posedge reset)
@(posedge fetch) ctl_cycle;
这个该怎么理解。Verilog经典教程里面。书第86页，PDF91页此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

3条回答

2019-03-25 15:18

< / 直接按照字面的意思去理解：就是在RESET的上升沿后的碰到的第一个 FETCH 上升沿，进行ctl_cycle操作。这个一般是用来进行行为级的描述，不是RTL的，用于仿真和模型的建立。这样的语句描述方式在做仿真验证是非常有用的。