后仿真出现的问题，求高人

2019-03-25 10:28发布

站内问答 / FPGA
1847 9 1391
最近写的一个程序做后仿真的时候出现了下面这种问题 结果就是仿真的时候输出没有变化。 做功能仿真的时候很正常，而且确定输出时正确的。下面的图是功能仿真的时候： 文件前面的标志都不对了，请问这是怎么回事啊，这个问题已经纠结了一个星期了 ，求解啊，非常感谢 图放附件里了 [ 本帖最后由 x1022as 于 2011-4-5 19:28 编辑 ] 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
walkerinsky
2019-03-26 12:56
带问号的文件，好象是你POST-ROUTE后的网点文件，但是路径没有找对。对于使用ISE内置仿真器，没有怎么使用过。推荐对后仿真使用 modelsim,只需要vo和sdf文件就可以了。

一周热门 更多>

相关问题