用的是xilinx的spatan 3a
发现有个状态机工作不正常:
1.当我用ont-hot编码的时候,用chipscope观察,出现全是0的现象,我在状态机的when others中也加了状态的回复,但是还是不行。
2.然后我换了gray编码,这次状态停到了“011”就不走了,而这个状态仅仅起到一个延迟作用,没有任何条件语句。
程序平时是没有问题的,大概运行300次左右就出现一次跑飞。用FPGA1年了,属于初学者,从来没有遇到过这种问题。
请教个位高手,如何解决?
以下是代码
p_reg2:process(S_Lclk,reset)
begin
if (reset='0') then
state1<=0;
S_ccs<='Z';
S_ads_o<='Z';
S_blast_o<='Z';
S_wr_o<='Z';
S_la_o<=(others=>'Z');
S_command<=(others=>'Z');
S_command_en<='1';
elsif rising_edge (S_Lclk) then
case state1 is
when 0 =>
if S_PCI_usero='0' then
S_ads_o<='1';
state1<=1;
else
S_ccs<='Z';
S_ads_o<='Z';
S_blast_o<='Z';
S_wr_o<='Z';
S_la_o<=(others=>'Z');
S_command<=(others=>'Z');
S_command_en<='1';
end if;
when 1 =>
S_ccs<='0';
S_ads_o<='0';
S_wr_o<='0';
S_la_o<=G_C8;
state1<=2;
when 2 =>
S_ccs<='Z';
S_ads_o<='1';
S_blast_o<='0';
state1<=3;
when 3 =>
S_ccs<='Z';
state1<=4;
when 4=>
if S_ready_i='0' then
S_command<=pci_ld;
S_command_en<='0';
state1<=5;
else
null;
end if;
when 5=>
state1<=6;
when 6 =>
if S_PCI_usero='1' then
S_command_en<='1';
state1<=0;
else
null;
end if;
S_blast_o<='Z';
S_wr_o<='Z';
S_ads_o<='Z';
when others =>
state1<=0;
end case;
else
null;
end if;
end process p_reg2;
这个进程的时钟是我用40M分频产生的(不是用DCM,就是写了个简单的分频代码,即如果上升沿A<=not A),
它即作为本进程的时钟,又作为外部PCI LOCAL总线的时钟。
其它的进程采用的是40M时钟
状态机编码类型是在ise的综合选项中选的。
[
本帖最后由 qd0090 于 2011-3-22 20:19 编辑 ]
此帖出自
小平头技术问答
称呼“你”就行了,“您”不敢当啊!哈哈
我之前的工程有5000多行,另外我的工作环境基本都是vhdl,如果现在转的话可能有一些麻烦。
我之前用过一次vhdl和verilog混编,虽然没什么大的影响,但ise将我分的模块打乱了。
而且我确实有点喜欢vhdl的风格。
不过没有关系,这两种语言一定是相通的,说不定看完您的书,我就成为verilog的拥护者了,哈哈。
我只是想学好fpga,语言类型什么的,都无所谓,我不怕麻烦。
明天去当当买本您的书回来细细读读,而且我也一定会给我周围的初学者推荐您的书的!
另外夏老师觉得那本vhdl的书不错,能从硬件出发讲解语言的,能给小子推荐一本么?毕竟之前的工程以后还是需要维护的。
一周热门 更多>