quartuw II 9.1 管脚锁定问题

2019-03-25 10:36发布

站内问答 / FPGA
5701 1 1074
我写了一个锁存器的程序，程序如下： module suocunqi1(LO,IN,LT);
input[3:0] IN;
input LO;
output[3:0] LT;
reg[3:0] LT;
always@(posedge LO)
begin
  LT=IN;
end
endmodule 准备用EMP7128芯片管脚锁定，就多了TCK TDI TDO TMS这几个管脚，不知道什么意思，弱弱的问一下是怎么回事？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
eeleader
2019-03-25 20:58
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题