modelsim 没有输出

2019-03-25 10:37发布

module serial(clk,a,q);
input clk;
output a,q;

reg a,q;

always @(posedge clk)
begin
a=~q;
q=~q;
end
endmodule

各位大侠帮忙看一下 我的程序是上面的
在命令行中输入 add wave -hex * 之后 波形文件中只有clk ,没有
a,和q
怎么回事啊 知道的麻烦告诉一下哦 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。