如何实现 系统设计中不同IP CORE 时钟同步？

2019-03-25 10:38发布

站内问答 / FPGA
14707 3 1381
如何实现 系统设计中不同IP CORE 时钟同步？   在片上系统设计中，调用不同IP CORE ,由于不同IP CORE 对时钟要求不同，怎样才能使这些IP CORE 时钟全同步？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
eeleader
2019-03-25 19:46
< /

最简单的办法，就是使用一个比所有的IP CORE CLK 都高2倍的时钟进行同步！

 

当然还有别的同步方法，比如RAM 缓冲等等方法！

一周热门 更多>

相关问题