串行通信的采样问题！

2019-03-25 10:40发布

站内问答 / FPGA
9128 19 1473
在RS232串行通信中，采样时钟频率是波特率的3倍，要求是在时钟上升沿和下降沿都要采样，所以在一个数据位采样得到的采样值有6个，要在这6个值中取3个相同的。目前采样的代码我都写好了，就是差这个。
请各位大侠帮帮我！
PS：刚刚工作，接手的第一个比较正式的活儿，希望能做好！谢谢各位！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
仙猫
2019-03-26 23:31
如果只是不确定的话，让它编译一下看看有没错误就是了，反正也没几句。
verilog俺从没玩过，不知道让不让写在一个always里，估计不行。

一周热门 更多>

相关问题