DC综合时 遇到 transition time violated

2019-03-25 10:40发布

站内问答 / FPGA
8492 1 1343
DC综合时 遇到 transition time violated

    max_transition         5.00
  - Transition Time        6.76
  ------------------------------
    Slack                 -1.76  (VIOLATED)


数值都差不多 -1.76左右，有人说这个可以忽略，PR是可以修正？

是吗，数值不大的时候真的可以在PR市修正吗？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
eeleader
2019-03-25 16:34
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题