关于CPLD的引脚复用问题

2019-03-25 10:41发布

站内问答 / FPGA
2115 3 1176
用Verilog HDL语言怎么驱动一个引脚为输入输出端口？要求某一时候为输出，某一时候为输入，该怎么编写啊，谢谢啊 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
ming1005
2019-03-25 17:59
< / 定义为INOUT,用选择语句就好了

一周热门 更多>

相关问题