请教几个关于FPGA的问题

2019-03-25 10:45发布

站内问答 / FPGA
4872 1 1030
请教几个关于FPGA的问题：
1.在FPGA时序约束里面，建立时间和保持时间应该怎么填的？？
2.以CycloneII为例，LUT的最小延迟是多少？ 布线延迟的最小延迟又是多少？？
3.Level Logic，这个概念是什么意思？？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
eeleader-mcu
2019-03-25 18:10
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题