综合出现高阻

2019-03-25 10:50发布

最近综合了一个程序,综合出来后把门级网表放在modelsim里面仿真,发现某些寄存器输出为高阻态,但是程序里面没有用到高阻态,不过仿真的结果是对的。因为本人是刚用DC进行综合,没经验,想请教各位大侠,DC在什么情况下会综合出高阻态,出现后又怎么解决这问题呢? 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
1条回答
eeleader-mcu
2019-03-25 17:28
< /

估计是不是DC软件具有自动防冲突的功能,当两个变量输出到同一时刻输出到同一总线,具有自动把一变量输出高阻,所以出现了程序里面没有高阻,结果网表里面有高阻的结果!

一周热门 更多>