同步电路，post_sta和post_sim不同结果，谁碰到过？

2019-03-25 10:51发布

站内问答 / FPGA
2573 1 1006
post_sta全通过，analysis_coverage分析基本都覆盖了，post_sim报setup违反，谁碰到过类似问题？
用的是smic sc-m库   请各位高手支招！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
eeleader-mcu
2019-03-25 16:05
< / 这个问题我以前也碰到过，不过都是出在异步信号之间，比如说rst_n

现在是数据和时钟是同步的啊，sta过了，

我现在的设计主要是低功耗，主要用到了ripple counter和门控时钟

post_sim.v文件只有ripple counter，不插入icg cell的时候，后仿没问题；既没有ripple counter，也没有icg cell的时候，后仿还是没问题，一旦插入icg cell,post_sta正常，但post_sim就总报setup违反，居然还有几百ps

一周热门 更多>

相关问题