求助 FPGA管脚设定问题

2019-03-25 10:53发布

站内问答 / FPGA
21379 1 1038
我只知道有关jtag的那个bank的vccio是要接电源的
内核也要加电，但是不是那个bank的呢
要加电么，内核也哟加电么，这个一直没弄懂，还要不用的userio 怎么办呢
弱弱的问下。。。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
wenhuawu
2019-03-25 16:29
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题