本帖最后由 21ic小喇叭 于 2016-8-17 09:22 编辑
本文档主要包含了 Verilog HDL语言 的八个关键问题
它们分别是:
① Verilog的抽象级别
② Verilog的模块化设计
③ 如何给端口选择正确的数据类型
④ Verilog语言中latch的产生
⑤ 组合逻辑反馈环
⑥ 阻塞赋值与非阻塞赋值的不同
⑦
FPGA的灵魂状态机
⑧ 代码风格的重要性
游客,如果您要查看本帖隐藏内容请
回复
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
一周热门 更多>