FPGA上GTX光纤传输

2020-01-26 16:35发布

求教!本人按照网上操作在VC709开发版上用7系的GTX的ip核创建了2.5G的GTX通信的example design,然后回环测试和光纤的外部回环测试都通过,现在我按照网上做法,删除FRAME CHECK和GEN部分,想要自己发送自加一的数据,就是在时钟上升沿驱动下数据的累加送给txdata,但是接收到的数据不正确,仅有中间一部分能看出自加一这应该怎么调?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。