FPGA

verilog高手看看我的reg变量判断为啥第二种写法编译报错呢？

2020-01-26 17:30发布

站内问答 / FPGA
4622 18 18
  1.   reg [31:0]Count;
  2.   //写法1：正确
  3.   always@(posedge sys_clk50,negedge rst_n) begin
  4.     if(!rst_n) begin
  5.       Count <=32'd0;
  6.     end
  7.     else begin
  8.       Count <=Count+1;
  9.       if(Count >= 5000) begin //写法正确
  10.         Count <=0;
  11.       end
  12.     end
  13.   end
  14.   
  15.   //写法2：编译报错
  16.   always@(posedge sys_clk50,negedge rst_n) begin
  17.     if(!rst_n) begin
  18.       Count <=32'd0;
  19.     end
  20.     else begin
  21.       Count <=Count+1;
  22.     end
  23.     //-------------------------编译报错
  24.     if(Count >= 5000) begin
  25.       Count <=0;
  26.     end
  27.   end
复制代码

verilog刚学，，不太明白，报错的提示也不理解，谢谢先
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
18条回答
xiaochunyuan
2020-01-27 22:57
xiaochunyuan 发表于 2019-9-17 16:09
他说的第一种是对的，我觉得，你这样会多一个clk，比如到了5000不会执行清0，而要到5000的下一个clk时才 ...

不对，应该是你的和他的第一种是一样的，都对，只是表达方式不同

一周热门 更多>