2020-01-26 17:54发布
nstel 发表于 2018-9-25 09:07 不懂逻辑？喜欢图形化设计就是不懂逻辑吗？不敢赞同你。 图行化设计，应该是效率更高。图形化设计，要求 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 nstel 的问题《FPGA编程，为什么要走命令行而不是图形路线？》','https://www.xiaopingtou.net/q-164318.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
你可以看看xilinx sysgen 我的意思是如果你是搞算法的 你不懂verilog开发
那你怎么在fpga上实现你的算法呢 这就是图形化的
你基于symlink搭建算法模型 并完成仿真 然后拖入图形化的硬件模块
比如DA输出 这不就很好开发吗
然后生成bit下载到fpga中
一周热门 更多>