FPGA

xilinx rapidio ip核如何仿真

2020-01-27 12:32发布

站内问答 / FPGA
14068 20 20
最近在做两块FPGA进行通信工作，用rapidio去实现，在ise13.4中生成ip后，如何进行仿真，或者chipscope逻辑分析，请大家多多指教。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
20条回答
GoldSunMonkey
2020-01-29 18:23
在生成 rapidIO core的文件夹内有sim用的目录，里面有tb
你要修改tb里面的激励。
在仿真中加入TB  SRC 即可
工具用modelsim VCS 。。。。都可以
chencsw 发表于 2012-10-17 19:45
是的，这个还是比较简单的

一周热门 更多>