FPGA

Xilinx RapidIO ip核端口不能初始化

2020-01-27 12:34发布

站内问答 / FPGA
4499 17 17
我用ise产生了rapidio的核，然后做功能仿真没有问题，我把自己的逻辑与核结合起来后做功能仿真，却发现端口不能初始化了，具体情况是port_initialized变成了不定值。求帮忙！！
[复制链接] 举报
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
17条回答
ldcxsp
2020-01-27 13:41
请问一下，您是怎么把RapidIO Ip核放入新工程的？
是把example_design放到新工程，然后添加srio 5.6吗？
0人赞 举报

一周热门 更多>