FPGA

Xilinx RapidIO ip核端口不能初始化

2020-01-27 12:34发布

站内问答 / FPGA
4437 17 17
我用ise产生了rapidio的核，然后做功能仿真没有问题，我把自己的逻辑与核结合起来后做功能仿真，却发现端口不能初始化了，具体情况是port_initialized变成了不定值。求帮忙！！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
17条回答
happyhappy1
2020-01-29 13:26
GoldSunMonkey 发表于 2013-5-11 22:59
会自己初始化，然后握手

你好，刚刚接触rapidio，请问大佬可以帮助一下吗，现开始研究启动和初始化，不知道从下手，麻烦大佬提点一下

一周热门 更多>