FPGA绠¤剼杈撳叆鐗规€ф槸鎬庢牱鐨勶紵

2020-01-27 12:46发布

鏈笘鏈€鍚庣敱 18030487277 浜?2019-9-7 13:06 缂栬緫

鎴戠殑淇″彿杩涘叆FPGA涔嬪墠锛屽厛杩涜浜嗗涓嬪鐞嗭細姣旇緝鍣?gt;鍏夎€﹂殧绂?gt;74HC14>FPGA
鍚勭數璺殑鍔熻兘涓猴細浼犳劅鍣ㄩ€佹潵鐨勪俊鍙峰厛缁忚繃姣旇緝鍣紝鎸夌収鎸囧畾闂ㄩ檺杞崲鎴愰珮浣庣數骞筹紝鍐嶇粡杩囬潪绾挎€у厜鑰﹀仛闅旂锛岀劧鍚庣粡杩?4HC14鍋氭暣褰㈠鐞嗭紝杩欓噷74HC14鏄柉瀵嗙壒瑙﹀彂鍣紝鍏惰竟缂樿Е鍙戠殑鐗规€т娇鍏跺叿鏈塚-鍜孷+涓や釜鐢靛钩闂ㄩ檺锛屾墍浠ュ彲浠ユ姉涓€瀹氱▼搴︾殑骞叉壈銆?br /> 鎴戠殑闂鏄細
1銆佽緭鍏ヨ剼璁剧疆鎴怢VTTL3.3V鏂瑰紡鍚庯紝濡傛灉杈撳叆淇″彿澶т簬2.0V锛屽垯璁や负鏄珮鐢靛钩锛屽嵆閫昏緫1锛屽鏋滃皬浜?.8V锛屽垯璁や负鏄綆鐢靛钩锛屽嵆閫昏緫0銆傞偅涔堣緭鍏ヤ俊鍙峰湪0.8-2.0V涔嬮棿鏃讹紝FPGA浼氶粯璁や负鎬庢牱鐨勭數骞冲憿锛?br />
2銆佹垜鐨勫伐绋嬩腑闇€瑕?0澶氫釜杈撳叆淇″彿缁檉pga澶勭悊锛屼娇鐢ㄧ殑鏄痗yclone iv鐨勮姱鐗囷紝杈撳叆绠¤剼鍙互璁剧疆鎴愭柉瀵嗙壒瑙﹀彂鏂瑰紡鐨勫悧锛熸劅璋㈠洖澶嶏紒
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。