FPGA

大侠们ZYQN FIFO 出来后的tvalid 与 tuser没有对齐，怎么解决？

2020-01-27 13:32发布

站内问答 / FPGA
2266 3 3
最近调试图像，图像老是有错位，后来发现是FIFO出来后的tvalid 与 tuser没有对齐（tuser延后了），各位大侠，请问这种情况有什么好的解决办法？

注：tready 一直为正常为1，
tuser 为一帧图像的开始
如图 如图
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
liujianliang
2020-01-27 19:25
现在解决了吗？
是不是图像进fifo 时的 HSYC和HSYNV时序不对？

一周热门 更多>