FPGA

AD9642与altera FPGA的时序处理

2020-01-27 13:37发布

站内问答 / FPGA
9623 4 4
AD9642是250Ｍ的ＤＤＲ　ＬＶＤＳ接口ＡＤ芯片，与cyclone V连接后做做时序，总是不稳定，有没有哪位大神用过这个芯片，时序处理上需要注意什么？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
dpf_eei
2020-01-27 19:28
稳定到150M就再也上不去了，关键是250的时钟还有一些内部逻辑要做，我是感觉FPGA的内部一到250就不行了，有没有更好的思路？

一周热门 更多>