本帖最后由 奔跑Robin 于 2019-5-23 09:49 编辑

危机的另一面也许是另一扇机遇之门。
ARM风头日盛的时候，RISC-V已经在悄然兴起，只是因为ARM一家独大，有已经形成的完善生态圈，所以RISC-V没有得到太多的版面报道。

Microsemi FPGA的市场策略很多时候让人觉得匪夷所思，不过在G5 新器件上选择RISC-V，算是一个高瞻远瞩的决定

据圈内FPGA朋友介绍，大概两年多前，MICROSEMI SOC的研发市场老大，一个和蔼的印度高管，从印度来到中国拜访客户，期望听听用户的心声，看看第五代的PolarFire内嵌ARM核还是RISC-V。客户因为习惯了ARM，都表示对新核不感冒，毕竟没有熟悉RISC-V的工程师，芯片还是用不起来。作为代理商也极力建议原厂选择ARM，不过最终还是确定用RISC-V，代理商都感觉一片茫然。
      回过头来想，作为MICROSEMI的Marketing，他也不得不选择RISC-V.因为行业老大XILINX和ALTERA很早就发布了集成ARM的A8或者A9内核的FPGA，MICROSEMI几年后再去追随使用A8内核，拾人牙慧，故事很难讲下去。而RISC-V开源，免费，指令集更精简，功耗更低，是一个充满想象空间的产品。
      最近关于华为被禁的新闻，包括ARM停止与华为合作，个人觉得这只不过是一个未经证实的谣传，吃瓜群众嫌不够事大而已。美国企业都还有起码90天的缓冲期，非美国企业反而去抢头功，拿自己的生意开玩笑？
    图1  




图2


过去十年来，开放源码(open source)软体已经成为科技领域的最佳催化剂。如今，开放源码的力量带来了自由发展，所产生的社群也在硬体世界中得以立足。基于这些原因，RISC-V赢得了极高的人气。本文介绍RISC-V指令集(ISA)架构，以及如何在物联网(IoT)时代改写处理器生态的游戏规则。
什么是RISC-V？RISC-V是一个开放的指令集架构，最初由美国加州大学柏克莱分校(University of California, Berkeley)的电脑科学系开发，主要基于流行的精简指令集运算(reduced instruction set computing；RISC)原则，就和ARM、MIPS以及其他常见的商用处理器架构一样。
RISC-V在2010年开始成型，现在已经成长为一个巨大的全球合作计划，横跨多所大学和工业领域。非营利的RISC-V基金会(RISC-V Foundation)为其提供了一致性，不仅指导底层ISA规范，也扮演市场引擎的角 {MOD}来推广RISC-V途径。
需要澄清的是RISC-V的指令集架构，顾名思义是一项指令集的架构规范，而不是一种具体的处理器设计。从开放源码指令集架构开始，很多的学术和产业团队创造了多种不同的处理器设计，但本质上都采用同一种语言。快速浏览RISC-V基金会的网站，就可以看到上面展示了大量的处理器实作，从Rocket、Orca和PULPino等完整的开放源码处理器设计，到生产商业处理器核心的公司，如SiFive、Codasip、Andes和Cortus。
这些当代处理器的实现范围十分广泛，从简单物联网处理器到运行Linux的应用处理器，都是基于一套共同的指令集，从而反映出RISC-V较封闭式商用ISA的关键优势，即差异化和选择的自由，以及可以更换处理器供应商而不至于遭受产品重新架构的痛苦。