2019-03-25 13:21发布
maychang 发表于 2018-11-22 17:32 电原理图看不出什么问题。 “调试时不能解决工频干拢问题” 是想说“干扰问题”吧？ 干扰问题非常困难 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 jesseyuan 的问题《运放差分衰减电路问题》','https://www.xiaopingtou.net/q-16533.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
电路衰减20倍输出是正常的，但接上线性电源电压时输出端用示波器看有50Hz约10mV 峰值电压。请问是否有好方法滤除共模干拢信号？PCB layout 已用差分输入走线。Layout上看应没有问题。
一周热门 更多>