FPGA

cyclone 4的lvds bank可以接3.3v吗

2020-01-30 15:57发布

站内问答 / FPGA
6381 5 5
xilinx的器件有lvds_25和lvds_33

cyclone 4的只有lvds_25
开先设计没注意

现在有3.3v的io和lvds接在同一个bank上，并且bank的vccio接的是3.3v

试了下能跑起来，也挺正常的，但不知道这样会不会有什么问题

另，lvds我是做接收，FPGA这边是lvds接收器

有没有这么玩的，靠谱不
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
爱上0在路上
2020-01-31 03:37
记得LVDS25和LVDS33电平是兼容

一周热门 更多>