顶层和底层布线，中间两层电源和地，JLC做的样板，自己手动焊接，纯粹是好玩。

验证了很多东西啊，跟说明书上不一样，比如说等长、线间距、过孔、电源退耦等等。
除了时钟等长，其它等长不考虑，由自动调整的IODELAY来搞定，不用绕线了。
线宽0.12mm,线间距0.12mm，什么规则都没考虑，只是布通，刚开始还没考虑速度问题。
高速信号线上的过孔最多的有3个。
电源退耦，FPGA使用了2个bank，每个bank的供电2个0805的22uf和1个0603的0.1uf，VREF每个引脚一个0.1uf。
内存那边，一个芯片使用了6个0603的0.1uf退耦，旁边再加2个0805的22uf，比较零散，方便手动焊接。
先行验证的工程没有仔细调教IOSERDES，只是跑个功能，目前受制于BUFG速度，跑1.4G稳定了。
看IODELAY校准的参数，还有很大的提升空间。
高速啊内存的神秘面纱被揭开了。
下一步就使用IO的高级玩意，估计在K7上能跑到2.4G