说说wire 和reg的区别
    我们可以说reg相当于存储单元，wire相当于物理连线，但是新学FPGA的会问，存储单元是什么，其实说白了就是D触发器，有人问D触发器是什么，我晕，兄弟，学习数电的时候是不是一直在睡觉，有木有啊！
如果还是搞不明白，那你可以这么认为，wire相当于物理连线，就当与铜丝，PCB板子的走线，reg相当于芯片。wire走线延时小，几乎可以忽略不计。reg一个时钟的延时，这样就够了。
    赋值：
    wire对应的是assign，always，reg对应的always或者initial。
    例如：
    assign a = b ;把b点和a点相连接
    always @（b）
    a =b ;
       表示变化出发
      always @（posedge clk）
    a<=b ;
       把b线经过一级D触发器给a
      可以看出
这时：
1、wire型的变量综合出来一般是一根导线；
2、reg变量在always块中有两种情况：
(1)、always后的敏感表中是b 形式的，也就是不带时钟边沿的，综合出来还是组合逻辑
(2)、always后的敏感表中是（posedge clk）形式的，也就是带边沿的，综合出来一般是时序逻辑，会包含触发器（Flip－Flop）

FPGA用的所有的信号赋值都是wire 和 reg ;
学会了这两个也就掌握了FPGA的基本