A/D采样调理电路输出端什么情况会出现悬空状态啊?

2019-03-25 13:33发布

小白求指教,我看很多采样电路最后接到IO口前都会加上一个上拉电阻,可是很多运放没输入的时候输出端是低电平的,只有运放悬空的时候这个上拉电阻有用啊,那什么时候悬空呢,上电的时候?烦请大家指点一下,谢谢!



此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
11条回答
电源小白鼠
2019-03-26 12:09
首先非常感谢你的回帖!可能我的图放的不太正确,麻烦看看我下面这张图,采集的都是交流的电压信号,但很多电路在IO口前有一个3.3V的上拉电阻,问题就是不知道这上拉电阻在什么情况下用到?因为运放没输入的时候也不是悬空的,会保持低电平,IO口输入还是会拉低。



一周热门 更多>