FPGA

请教IBERT的时钟参数设置问题

2020-02-02 10:26发布

站内问答 / FPGA
1351 3 3

FPGA型号：vietex-6 XC6VLX240T 其中图1是电路图，图2是GUI设置界面。想知道Pin Input Standard参数该如何设置才能够正常的生成IBERT核进行测试。卡在这个小问题上两天了，希望各位大神帮帮我，感激不尽。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
nnmm587
2020-02-02 18:07
图片无法显示，简单介绍一下，我用IBERT测试的是GTX传输模块，bank115，测试的是srio传输通信。在生成IBERT核的时候得选择PIN INPUT STANDARD，所以想请教一下GTX模块的时钟输入电平是多少？

一周热门 更多>