本帖最后由 52228254 于 2015-6-16 22:47 编辑

最近研究所搞了个项目，买的现成的开发板，板子上用了4块DM6467+2块V5的fpga，处理功能强大，总线接口用的vpx。
我自己搞fpga的，研究生也是做fpga+dsp的的视频处理的，一直也想学学dsp，有了平台就像自己试试，先搞个简单的规划，准备设计个后端视频处理的板子，2dsp+3fpga，最近先规划，规划好了放图，大家给参谋参谋，板子具体任务暂时没有，先弄着吧，也就算熟悉下dsp的设计，完全做好后开源 原理图+pcb
2013年8月31日~


刚才自己弄了弄大体架构，可能还有些问题，具体内部接口方式明天再想吧，有点累了，还在考虑到底为什么用2个dsp，单单为了学习吗，作用是什么，还有这个系统有多大的处理能力 思考ing
fapg mcu ad da 自己以前弄过，问题应该不大，关键是dsp这里


（9.5日更新）
本来想要DSP互联采用TS201‘，芯片连接起来会比较便捷，看了大家的回复，又看了看C6678，芯片相当强大

678处理能力：内嵌8个Core，工业级芯片的Core速率最大支持1GHz，商业级的Core速率最大支持1.25GHz，单片C6678的处理性能（1K点FFT性
能）是TS201的10倍以上；还有很多芯片详细介绍就不一一介绍了，V6也是可以考虑的，考虑这个项目周期可能会比较长，还是多用些比较相近的片子，这两天组内申请项目，比较忙，更新起来比较费劲，正在搞原理架构图，周末奉上

(9.6日更新)
今天不忙的时候 ，就自己在纸上画了画，弄出了一些思路，画的太乱了就不在电脑上再话了，问题是VPX自己不熟，想要多了解一下，还有dsp与dsp的芯片互联问题。还得想想，争取下周能不如画原理图的阶段。
这次的改动挺大的，直接去掉了视频编解码芯片，完全的处理板，芯片都采用的处理能力很好的，既然是设计，就都大胆点，不考虑成本，DDR2换成DDR3比较好，哈哈~~

.（9.13日更新）
最近本想着手开始画原理图了，仔细考虑了一下， 还是应该把内部一些关键接口自己确定一下，发网上来大家也帮着看看。
rapidIO芯片确定为CPS-1848

CPS-1848芯片基于RapidIO 2.1规范，共有48路串行通道，可以灵活配置为12×4，18×2，18×1的端口工作方式，端口数最多可以配置为18个，芯片内部交换带宽达到 240Gbps，提供无阻塞的全双工交换能力。高性能的SerDes通道可以实现单路1.25、2.5、3.125、5.0或6.25Gbaud的传输速率。2块c6678上有2 X4 RapidIO，fpga上有2 X4 RapidIO，fpga到vpx接口上有2 X4 RapidIO，保证带宽匹配。
PCIE的芯片和链接法明天更，感觉板子最大的难度，在于板间传递，VPX接口还是博大精深的，得在看看~睡了，大家晚安了

(10月13日更新)
最近一直都想更新的，奈何电脑一直出现问题，无限次蓝屏，而且没有规律的，拔了内存从差，拔了硬盘从插都不管用，昨晚女朋友跟我说把它电脑给我用，然后我对着我电脑大骂了一通，说以后不用跟我了，今早娘的就好了，我就纳闷了~囧

说一下，最近的状况吧， 组里项目挺忙，自己也就跟着忙了，时间挺紧，明年项目必须完成，从现在到明年都安排下来很紧。
硬件方面呢，把V6替换成V5了，首先是自己对V5比较了解，手里也有现成的原理图，这样呢，在fpga方面也不用花费太多时间，可以把主要精力都花在dsp原理图的绘制上，把V6换成V5必然会有一些硬件资源的降低，最主要的是缺少了一个PCi接口，不过目前还没有看到不能继续推进的原因。

前段时间写了一个V5特殊引脚配置blog，结果写了一半屏幕蓝屏了， 也都没有保存下来，等等今天时间允许了，在写写，争取都写好。
一直到明年年底的时间自己一定要好好把握，要学的东西还有很多。

项目成功，我成才~

11月6日更新
最近一直比较忙，没有抽出专门的时间来弄，但是也没完全闲着，做了6678的封装，具体问为啥自己做这个封装，看我写的博客，现在的感觉是盘子有点大，弄着比较费劲，尤其费精力。
具体还研究了RapidIO协议，有点博大精深的感觉
2015年6月16日

今天看到大家还在查看自己的帖子，突然有点不是滋味，从去年10月至目前，一直在西安阎良出差，这个板子也还是处于设计阶段没有更新（目前手里有类似的详细设计原理图，可供参考），自己的研究生毕业设计，基于fpga的视频图像采集系统在项目中稳定的工作着（具体介绍本人blog内有），其间各种问题修改过数个版本，唯一遗憾的是板卡内好多功能模块想用片上系统来完成（包括CAN总线，UART串口），相关移植工作还没能开展，不过也是后续升级问题，研究生马上毕业了，本帖子工作暂时搁置。