DDR3用户接口仿真问题

2020-02-02 10:36发布

在对DDR3控制器的用户接口仿真时,通过给的例子可以看出在init_calib_complete被拉高之前,app_en、app_wdf_end、app_addr等用户接口输入信号均是保持在高电平或者低电平,而输出端ddr3_cs_n,ddr3_ras_n等输出信号却能够发送刷新,激活等命令。
然后我又自己写了一个测试激励,把用户接口的输入信号设置为与例子同样的逻辑电平,为什么总是在仿真到1000ns的时候就断了,不往下仿真了?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
18条回答
haitaox
2020-02-03 02:12
你好,d
我用的是spartan6的mig,没有使用过7系列的mig,不过我感觉应该是类似的
首先,复位之后,mig对ddr3的一串操作是ip核自己发出的,这个不需要用户接口配置。所以,你开始的时候,使能信号都是0,mig还是会有波形
然后,要等到mig初始化完成之后才能对mig操作,mig有一个calibration_done信号,等这个信号拉高之后,才能读写mig
最后,你说1000ns之后仿真就不进行了,请把仿真输出的log信号打印出来,看看是怎么回事
ps,mig的user guide好好看看,只有看懂了ug,才能用好mig

一周热门 更多>