DDR3用户接口仿真问题

2020-02-02 10:36发布

在对DDR3控制器的用户接口仿真时,通过给的例子可以看出在init_calib_complete被拉高之前,app_en、app_wdf_end、app_addr等用户接口输入信号均是保持在高电平或者低电平,而输出端ddr3_cs_n,ddr3_ras_n等输出信号却能够发送刷新,激活等命令。
然后我又自己写了一个测试激励,把用户接口的输入信号设置为与例子同样的逻辑电平,为什么总是在仿真到1000ns的时候就断了,不往下仿真了?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
18条回答
dingning123
2020-02-03 03:17
haitaox 发表于 2013-11-21 12:50
你好,d
我用的是spartan6的mig,没有使用过7系列的mig,不过我感觉应该是类似的
首先,复位之后,mig对ddr ...

你还 ,你在利用写Testbench进行用户接口仿真时,是直接在ISE里面调用的Modelsim,还是自己写do文件,然后通过在Modelsim里面调用do文件进行的仿真,我现在认为可能是我在写完testbench进行仿真时的方法可能有问题?

一周热门 更多>