FPGA

Avnet Zynq-7000 SoC/AD9361 SDR 系统开发套件介绍

2020-02-02 10:50发布

站内问答 / FPGA
19036 10 10
   该套件提供了一个可用于评估、原型验证和加速基于Zynq SoC以及@ADI亚德诺半导体 AD9361 RF Agile收发器的认知无线电和无线小蜂窝应用的平台，为需要高性能、可重配置以及低功耗的SDR应用提供了一个理想的硬件开发方案。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
10条回答
zbx5922
2020-02-03 00:20
这个是我们做的，基本特为：
1） PCie接口，
2） K7的片子从 兼容XC7K70T， XC7K160T，XC7K325T XC7K410T；
3） PCIe4x接口
4） 1GHZ  双通路 DAC，  
5） 150Mhz 双通路  ADC，  
6） AD9362芯片，支持TDD/FDD， GSM， LTE， WCDMA等各种系统，650Mhz - 2.7Ghz， 20Mhz带宽。 可以升级到AD9361
7） DDR3内存条
8） 两个时钟芯片，支持各种通信和接口的时钟体系
9）4个光口6.125Gz的serdes，可以做CPRI或者光口
10）Flash， EEPROm等存储系统

下一步想做个精简的版本，想让大家提提意见，看有没有好的想法。当让也可以直接做FPGA开发板，请版主帮看看，指导指导 :handshake

一周热门 更多>